1. twuai.com
  2. #ddf
#digitaldesignflow#ddf#fpga#asic#rtl#eda#Микроэлектроника#systemverilog#ПроектированиеМикросхем#mcu#СистемнаяИнженерия#ИИ#ПЛИС#ИскусственныйИнтеллект#02#ddflab#gnuoctave#digitalfilter#fir#digitalsignalprocessing#dsp#powershell#ЦифроваяОбработкаСигналов#СистемноеМоделирование
#digitaldesignflow#ddf#fpga#asic#rtl#eda#Микроэлектроника#systemverilog#ПроектированиеМикросхем#mcu#СистемнаяИнженерия#ИИ#ПЛИС#ИскусственныйИнтеллект#02#ddflab#gnuoctave#digitalfilter#fir#digitalsignalprocessing#dsp#powershell#ЦифроваяОбработкаСигналов#СистемноеМоделирование





hace 2 días

DDF-L03 | От требований к архитектуре цифровых устройств: MCU, FPGA, ASIC и PPA

Как превратить инженерную идею в работающее цифровое устройство? Почему правильно сформулированные требования иногда важнее выбора микросхемы и написания RTL-кода? Продолжаем научно-образовательный курс Digital Design Flow (DDF) — «Маршрут проектирования цифровых устройств». 🎓 Лекция 3. Формулировка требований и выбор архитектуры цифровых...

hace 2 días

DDF-L02. Структура маршрута проектирования цифровых устройств 2026

В первой лекции мы рассмотрели эволюцию цифровых систем и тенденции развития микроэлектроники. Теперь переходим непосредственно к организации инженерного процесса. Современная разработка цифровых устройств начинается задолго до написания Verilog или SystemVerilog и не заканчивается успешным логическим синтезом. Она включает системное...

hace 2 días

DDF-LAB-01 | От математической модели к архитектуре FPGA: цифровой фильтр в GNU Octave

Можно ли выбрать архитектуру цифрового устройства, не написав ни одной строки Verilog? Как проверить инженерные требования ещё до создания RTL-модели? В первой лабораторной работе научно-образовательного курса Digital Design Flow (DDF) мы пройдём практический путь от математической модели цифрового фильтра...