Можно ли выбрать архитектуру цифрового устройства, не написав ни одной строки Verilog? Как проверить инженерные требования ещё до создания RTL-модели? В первой лабораторной работе научно-образовательного курса Digital Design Flow (DDF) мы пройдём практический путь от математической модели цифрового фильтра...